您当前的位置:硅谷科技网资讯正文

比官方宣扬还猛台积电5nm晶体管密度比7nm进步88%

发布时间:2020-03-23 23:12:16 作者:责任编辑NO。杜一帆0322

一般来说,官方宣扬数据都是最理想的状况,有时候还会掺杂一些水分,可是你见过实测比官方数字更美丽的吗?

台积电已在本月开端5nm工艺的试产,第二季度内投入规划量产,苹果A14、华为麒麟1020、AMD Zen 4等处理器都会使用它,并且音讯称初期产能现已被客户彻底包圆,尤其是苹果占了最大头。

台积电没有发布5nm工艺的详细目标,只知道会大规划集成EUV极紫外光刻技能,不过在一篇论文中披露了一张晶体管结构侧视图。

WikiChips通过剖析后估量,台积电5nm的栅极距离为48nm,金属距离则是30nm,鳍片距离25-26nm,单元高度约为180nm,照此核算,台积电5nm的晶体管密度将是每平方毫米1.713亿个。

比较于初代7nm的每平方毫米9120万个,这一数字增加了足足88%,而台积电官方宣扬的数字是84%。

尽管这些年摩尔定律逐渐失效,尽管台积电的工艺常常面对质疑,但不得不敬服台积电的推动速度,要知道16nm工艺量产也仅仅不到5年前的工作,那时候的晶体管密度才不过每平方毫米2888万个,5nm现已是它的简直六倍!

别的,台积电10nm工艺的晶体管密度为每平方毫米5251万个,5nm是它的近3.3倍。

“如果发现本网站发布的资讯影响到您的版权,可以联系本站!同时欢迎来本站投稿!